针对流量、距离等方面的测量应用，典型情况下分辨率达到90ps可以满足大部分情况的需求。在这些应用背景下，设计了一种TDC芯片，其中的核心测量部分采用环振实现的抽头延迟线结构。
2.1核心测量部分
环振的设计对测量精度和性能有很大的影响。设计中首先要保证环振单元和采样电路的均匀一致，以减少测量结果非线性的出现，因此这部分的版图采用了定制设计方法。其次，环振延迟单元中晶体管的大小选择也很重要，如果太小，会使得测量分辨率较低；如果太大，会使环振功耗增加很多，而测量分辨率的提高不明显，因此延迟单元的设计是考虑多种因素并进行折中的结果。通过分析比较和SPICE仿真，最终确定的环振单元晶体管尺寸为：
PMOS管：Wp=2.18μm，Lp=0.18μm
NMOS管：Wn=0.84μm，Ln=0.18μm
在TDC电路测量过程中，由于环振部分工作在很高频率下，又是在外部异步信号控制下进行采样，因此需要特别考虑采样过程中出现的亚稳态问题。环振采样结果是温度计型编码，采样过程的亚稳态会带来结果中的气泡问题，因此在温度计型编码转换为二进制码时加入了气泡消除逻辑。精计数器结果的采样过程中也可能出现亚稳态带来的问题，为此精计数器采用了Gray码格式，以降低出错概率。同时，在电路设计中采用了多种措施以尽量避免信号出现不稳定的情况。
2.2整体功能
TDC芯片的各项功能是由MCU通过SPI接口进行控制的，测量的结果也由MCU通过SPI进行读取。TDC芯片的整体结构框图如图2所示。
2.3物理设计
该TDC芯片的设计采用了0.18滋m1P5M1.8VCore/3.3VIOCMOS工艺。为了保证芯片的性能指标，环振及其采样电路部分采用了定制版图设计方法。其他逻辑部分基于标准单元库，采用逻辑综合与布局布线设计工具完成。最终设计完成的芯片面积为：1.1056×1.1056mm2。TDC芯片版图如图3所示。在整个设计过程中通过仿真验证了设计的正确性，仿真结果表明各项功能和参数指标符合设计要求。
2.4芯片测试
TDC芯片通过0.18μm1P5MCMOS工艺进行流片。完成流片加工后，采用集成电路测试机台进行了各项参数和性能指标的测试。实际测试结果表明，该TDC芯片各项功能正确，参数指标达到设计要求，在-40℃～+85℃的温度区间内可以正常工作。在I/O电压3.3V、内核电压1.8V条件下的一些参数实际测试结果如表1所示。其中静态功耗电流中的大部分是被所使用的VoltageRegulatorIP消耗的，按照手册它的25℃时典型条件下静态电流约为120μA。测试结果表明，设计实现的TDC芯片的测量分辨率满足流量、温度、距离、速度等多种测量领域的应用要求。
由于TDC芯片的输出结果是一个测量值，外部环境和芯片的差异都会导致测量结果的变化，使用通常的集成电路测试机台进行测试时效率不高。基于这种情况开发了专门的测试电路板，如图4所示。通过这个测试板可以进行芯片功能和基本参数的测试，显著提高了测试效率。
3总结
参考文献
[1]KALISZJ.Reviewofmethodsfortimeintervalmeasurementswithpicosecondresolution[J].MetrologiaInternationalJournalofScientificMetrology，2004，41(1)：17-32.
[3]NAPOLITANOP，MOSCHITTAA，CARBONEP.Asurveyontimeintervalmeasurementtechniquesandtestingmethods[C].InstrumentationandMeasurementTechnologyConference(I2MTC).IEEEConferencePublications，2010.
[4]VOELKERM，HAUERJ.AlowpoweroscillatorbasedTDCwithin-systemnon-linearitycorrection[C].2012IEEEInternationalSymposiumonCircuitsandSystems.IEEEConferencePublications，2012.
[5]YUJ，DAIFF，JAEGERRC.A12-bitvernierringtime-to-digitalconverterin0.13μmCMOStechnology[J].IEEEJournalofSolid-StateCircuits，2010，45(4)：830-842.
[6]BLUTMANK，ANGEVAREJ，ZJAJOA，etal.0.1pJfreezeverniertime-to-digitalconverterin65nmCMOS[C].2014IEEEInternationalSymposiumonCircuitsandSystems(ISCAS).IEEEConferencePublications，2014.
[7]ABASMA，RUSSELLG，KINNIMENTDJ.Embeddedhigh-resolutiondelaymeasurementsystemusingtimeamplification[J].IETComputers&DigitalTechniques.2007，1(2)：77-86.
[8]CHENP，ZHENGJC，CHENCC.Amonolithicvernier-basedtime-to-digitalconverterwithdualPLLsforself-calibration[C].IEEE2005CustomIntegratedCircuitsConference.IEEEConferencePublications，2005.
[9]DUDEKP，SZCZEPANSKIS，HATFIELDJV.Ahigh-res-olutionCMOStime-to-digitalconverterutilizingaVernierdelayline[J].IEEETransactionsonSolid-StateCircuits.2000，35(2)：240-247
[10]GARGA，DUBEYP.OnchipjittermeasurementthroughahighaccuracyTDC[C].9thInternationalSymposiumonQualityElectronicDesign(ISQED2008).IEEEConferencePublications，2008.
[11]XUZ，MIYAHARAM，MATSUZAWAA.Picosecondresolutiontime-to-digitalconverterusingGm-CintegratorandSAR-ADC[J].IEEETransactionsonNuclearScience.2014，61(2)：852-859.
[12]OULMANEM，ROBERTSGW.ACMOStimeamplifierforfemto-secondresolutiontimingmeasurement[C].Proceedingsofthe2004InternationalSymposiumonCircuitsandSystems(ISCAS2004).IEEEConferencePublications，2004.
[13]CHUNGMH，LIUWS，CHOUHP.Timeamplificationusingclosed-loopdifferentialamplifier[C].2012IEEENuclearScienceSymposiumandMedicalImagingConference(NSS/MIC).IEEEConferencePublications，2012.
作者信息:
蒋安平，牛砚波，胡文瑞，胡贵才，吴晓静，刘立全，刘丽丽，何宇