说明一种光电子半导体芯片。此外，说明一种用于制造这样的半导体芯片的方法。
技术实现要素：
要解决的任务在于，说明一种光电子半导体芯片，其具有高效的光耦合输出。
该任务特别是通过具有独立专利权利要求的特征的光电子半导体芯片来解决。优选的改进方案是从属权利要求的主题。
根据至少一种实施方式，所述光电子半导体芯片是发光二极管或激光二极管。半导体芯片被设置用于在运行中发射电磁辐射。例如，在半导体芯片的运行中产生可见光或近红外辐射。特别可以的是，半导体芯片被设置用于产生黄光，橙光及/或红光，或产生在760nm（含760nm）和870nm之间的波长范围内的近红外辐射。
根据至少一种实施方式，所述光电子半导体芯片包括至少一个半导体层序列。特别是，该半导体层序列外延生长。半导体层序列优选基于III-V族化合物半导体材料。该半导体材料例如是氮化物化合物半导体材料、如AlnIn1-n-mGamN或磷化物化合物半导体材料、如AlnIn1-n-mGamP或砷化物化合物半导体材料、如AlnIn1-n-mGamAs，其中分别有0≤n≤1，0≤m≤1且n+m≤1。在此，半导体层序列可以具有掺杂物以及附加成分。然而，为简单起见，只说明半导体层序列的晶格的主要成分，即Al，As，Ga，In，N或P，即使这些可以部分由少量的其它物质来代替和/或补充。
根据至少一种实施方式，半导体层序列包括n导通的层序列。n导通的层序列连续地或区域地n掺杂。n导通的层序列可以具有一个或多个子层。术语层序列因此并不一定意味着，在n导通的层序列中必须存在多个层。
根据至少一种实施方式，半导体芯片具有p导通的层序列，该p导通的层序列包括一个或优选多个p导通的层。该p导通的层序列优选p掺杂。
根据至少一种实施方式，半导体芯片具有至少一个有源区。在n导通的层序列和p导通的层序列之间设置所述一个或多个有源区。
特别是，有源区与所述n导通的层序列直接接触，并与p导通的层序列直接接触。有源区例如包括pn结、单量子阱结构或者多量子阱结构。尤其，有源区域包括多个量子阱，所述量子阱彼此被势垒层分开。
根据至少一种实施方式，半导体层序列，一个或多个蚀刻标志层。至少一个蚀刻标志层位于p导通的层序列中或处，或位于n导通的层序列中。如果存在多个蚀刻标志层，则蚀刻标志层可以分别位于p导通的层序列中和n导通的层序列中。多个蚀刻标志层也可以在所述层序列中的一个中。
根据至少一种实施方式，半导体芯片具有一个或多个蚀刻结构。在此，至少一个蚀刻结构至少在较大的区域中或整面地伸展，至少直至蚀刻标志层中。这意味着，通过蚀刻结构，蚀刻标志层至少局部裸露和/或在产生蚀刻结构时至少部分地去除蚀刻标志层的材料。也可以的是，在产生蚀刻结构时超过较大区域地完全地去除蚀刻标志层。例如，蚀刻结构以横截面来看具有棱柱形或梯形形状，其中蚀刻结构的宽度在朝向有源区的方向上优选地减小。
根据至少一种实施方式，蚀刻标志层具有标志成分。标志成分优选地是蚀刻标志层所基于的半导体材料的主要组分。替代地，标志成分可以是蚀刻标志层的掺杂。
根据至少一种实施方式，蚀刻标志层在朝向蚀刻结构的方向上并且在远离有源区的方向上与以下层相邻，该层不含标志成分或仅少量具有标志成分。这特别是意味着，标志成分最多以杂质的形式存在和/或在此层中的标志成分的含量，相比于蚀刻标志层至少减小到二分之一或五分之一或十分之一或百分之一。换言之，该层没有标志成分或者相比于蚀刻标志层少量具有标志成分。
根据至少一种实施方式，在蚀刻标志层处的标志成分具有至少0.5％、或1％或1.75％的原子份额。替代地或附加地，该份额为最高20％或10％或5％或3.5％。换言之，标志成分于是仅构成蚀刻标志层的相对小的份额。
在至少一种实施方式中，半导体芯片包括半导体层序列。该半导体层序列具有n导通的层序列以及p导通的层序列和位于所述层序列之间的用于产生电磁辐射的有源区。此外，在半导体层序列中，至少一个蚀刻标志层位于p导通的层序列中或处，和/或位于n导通的层序列中或处。此外，在半导体层序列上的蚀刻结构位于蚀刻标志层的背向有源区的侧上。在此，蚀刻结构至少局部地伸展，至少直至蚀刻标志层中。蚀刻标志层具有标志成分，该标志成分在沿朝向蚀刻结构的方向和/或远离有源区的方向与蚀刻标志层相邻的层中不存在或仅以减少的含量存在。
特别是，在薄膜发光二极管中、即在没有生长衬底的发光二极管中，在有源区中产生的光在该半导体层序列中的相对薄的层分组中传播，直到所产生的光或者被耦合输出或者被吸收。因为由于半导体材料的高折射率，光每射到耦合输出面上的耦合输出概率是相对小的，所以光在半导体中相对长地行进，直至进行耦合输出。与此相应地，薄膜发光二极管的效率相对强烈地依赖于在半导体层序列中或处的吸收。
吸收在此例如通过金属接触面实现，因为这样的接触面针对电连接并且不针对光学特性进行优化。这样的金属接触面位于半导体层序列的一侧或两侧上。为了使光远离电接触面或减小击中概率，特别在基于InGaAlP或InAlGaAs的薄膜发光二极管中在与所述接触面相对的侧上蚀刻具有所谓的微棱镜的蚀刻结构。通过这种蚀刻结构，半导体材料被局部去除。
根据至少一种实施方式，有源区基于InAlGaP或InAlGaAs。在此，有源区可以具有一个或多个层，所述一个或多个层没有相应的半导体材料的主要组分中的一种或多种。换句话说，于是有源区具有变化的材料组成。
根据至少一种实施方式，蚀刻标志层位于p导通的层序列中。优选地，蚀刻标志层然后基于InAlGaP或InAlGaAs。替代地或附加地，这样的蚀刻标志层也存在于n导通的层序列中。
根据至少一种实施方式，蚀刻标志层基于In1-x-yAlyGaxP或In1-x-yAlyGaxAs。在此适用：x+y<1。标志成分在此是Ga，其中x优选大于等于0.001或0.005或0.01或0.02。替代地或附加地，x小于等于0.2或0.15或0.1或0.075。可以适用：y大于等于0.3或0.35或0.4和/或y小于等于0.5或0.55或0.6。
根据至少一种实施方式，蚀刻标志层的厚度为至少50nm或100nm或150nm或200nm。替换地或附加地，蚀刻标志层的厚度最高为800nm或600nm或500nm或400nm。
根据至少一种实施方式，蚀刻标志层内标志成分的含量是恒定的。恒定特别是意味着，该标志成分的局部存在的含量与平均含量最高偏差30％或20％或10％或5％。换句话说，标志成分的有针对性的含量波动然后没有被引入到蚀刻标志层中。
根据至少一种实施方式，蚀刻标志层在朝向蚀刻结构的方向上并且在远离有源区的方向上直接位于有源区处。换句话说，于是有源区与蚀刻标志层接触。
根据至少一种实施方式，蚀刻标志层与有源区间隔开。即，一方面蚀刻标志层位于有源区和蚀刻结构之间，并且另一方面半导体层序列的至少一个另外的层位于蚀刻标志层和有源区之间。
根据至少一种实施方式，各一个另外的层位于蚀刻标志层的两侧，所述两个另外的层在制造公差的范围内优选地具有相同的材料组成。特别是，这两个另外的层分别没有标志成分，或标志成分在所述另外的层中最高具有在蚀刻标志层中的含量的50％或20％或10％或1％或1‰或10-4或10-5。
根据至少一种实施方式，斜坡层位于蚀刻标志层和有源区之间。优选地，斜坡层被安置在p型层序列中。斜坡层可以与有源区直接相邻。替代地或附加地，斜坡层也与蚀刻标志层直接接触。斜坡层意味着，斜坡层的至少一种成分的含量沿半导体层序列的生长方向斜坡形地变化。
根据至少一种实施方式，斜坡层基于InAlGaP或InAlGaAs。斜坡层基于In1-a-bAlbGaaP或In1-a-bAlbGaaAs，其中a+b<1。In含量1-a-b在斜坡层中在制造公差的范围内优选地是恒定的。
在此，在斜坡层的与有源区最近的侧上优选地适用：0.10≤a或0.15≤a或0.2≤a和/或a≤0.3或a≤0.35或a≤0.4。替代地或附加地，相同的值适用于b。a和b的总和优选地大于等于0.3或0.4或0.5和/或小于等于0.65或0.6或0.55。
a≤0.1或a≤0.05或a≤0.02或a≤0.005优选地适用于斜坡层的背向有源区的侧。替换地或附加地适用：0.35≤b或0.4≤b或0.45≤b和/或b≤0.65或b≤0.6或b≤0.55。
根据至少一种实施方式，斜坡中的铝含量b沿远离有源区的方向单调或严格单调上升。替代地或附加地，有源区中的铝含量b可以连续地、即没有跳跃地变化。特别是，斜坡中的铝含量b线性或近似线性地变化。
根据至少一种实施方式，斜坡层具有至少50nm或150nm或200nm的厚度。替代地或附加地，该厚度最高为800nm或600nm或400nm。
根据至少一种实施方式，半导体芯片具有在p导通的层序列上的p电极。另外，半导体芯片包括在n导通的层序列上的n电极。两个电极可以分别与所属的层序列直接相邻。优选地，两个电极分别是金属电极，即，所述电极分别通过由各一种金属或金属合金构成的一个或多个层形成。所述p电极可以具有与n电极不同的材料。
根据至少一种实施方式，电极或电极中的至少一个被结构化成多个条带。条带在此尤其意味着，从半导体层序列的俯视图来看，条带的纵向大小为条带宽度的至少10倍或100倍。在此，各个条带可以通过连接接片或其它元件相互连接和/或与到外部电接触的接触区域连接。代替条带，p电极特别是也可以被结构化成多个较小的岛形区域或岛。
根据至少一种实施方式，条带和岛形区域被设置用于将电流注入到半导体层序列中。换句话说，于是在条带或岛形区域与半导体层序列之间不存在被设置用于电流绝缘的层。这样的绝缘层可以被施加在到外部电接触的电接触区域上和/或在连接接片上，所述电接触区域和/或所述连接接片于是相应地不被设置用于电流注入。
根据至少一种实施方式，从俯视图来看，两个电极不相互重叠。换句话说，从半导体层序列的俯视图来看，岛形区域可以位于条带之间，或在两个被结构化成条带的电极的情况下，电极可以梳状相互交错，其中条带于是没有相互盖住或遮住。
根据至少一种实施方式，从俯视图来看，p导通的层序列中的蚀刻结构仅位于p电极的相邻条带或岛形区域之间。换句话说，于是没有蚀刻结构存在于p电极的条带或岛形区域的区域中。因此，从俯视图来看，蚀刻标志层可以完全存在于条带或岛形区域和p电极之下。
根据至少一种实施方式，在n导通的层序列中的n电极上的相邻条带之间存在粗糙部。从半导体层序列的俯视图来看，p导通的层序列中的蚀刻结构可以与n导通的层序列中的粗糙部局部重叠。
根据至少一种实施方式，半导体芯片是薄膜半导体芯片。也就是说，半导体芯片于是没有半导体层序列的生长衬底。为了机械稳定化并且优选地也为了半导体层序列的电接触，于是存在与生长衬底不同的载体。特别是，所述载体位于p导通的层序列处和/或p电极处。在这种情况下，n导通的层序列优选地被设置用于从半导体层序列耦合输出辐射。
根据至少一种实施方式，掺杂n导通的层序列和p导通的层序列。掺杂物含量优选至少为1×1016/cm3或1×1017/cm3或1×10l8/cm3和/或最高为3×1016/cm3或3×1017/cm3或3×10l8/cm3。p掺杂在此例如利用镁进行。多种掺杂物也可以组合地存在。
根据至少一种实施方式，蚀刻标志层和有源区之间的距离至少为100nm或200nm或300nm。替代地或附加地，该距离最大为800nm或600nm或400nm。
根据至少一种实施方式，蚀刻结构具有至少0.25微米或0.75微米和/或最大5微米或3.5微米的平均深度。替代地或附加地，蚀刻结构的平均宽度至少为5微米或10微米或20微米和/或至多为150微米或100微米或40微米。在此，蚀刻结构优选地具有在制造公差的范围内平坦的底面和倾斜的侧面。侧面和半导体层序列的生长方向之间的角度优选至少为15°或30°或45°或55°和/或至多为85°或75°或60°或45°。
根据至少一种实施方式，粗糙部具有至少200nm或250nm或350nm或500nm的平均深度或平均结构尺寸或平均粗糙度。替代地或附加地，该值最大为5微米或2.5微米或1微米或0.75微米。
根据至少一种实施方式，蚀刻结构和有源区之间的距离至少为100nm或200nm或300nm。替代地或附加地，该距离最大为750nm或500nm或350nm。在此，该距离特别是对应于蚀刻结构和有源区之间的半导体层序列的材料的最小厚度。
此外，说明一种用于制造光电子半导体芯片的方法。利用该方法特别是制造如结合前述实施方式中的一个或多个说明的光电子半导体芯片。因此，半导体芯片的特征也被公开用于该方法，并且反之亦然。
在该方法的至少一种实施方式中，借助干法化学蚀刻创建半导体层序列中的蚀刻结构。蚀刻优选是利用感应耦合等离子体的蚀刻。
附图说明
下面借助实施例参照附图详细解释在这里描述的光电子半导体芯片。在此，相同的附图标记表示各个图中的相同的元件。然而，在此未示出按比例的关系;更确切地说，为了更好地理解，各个元件可被夸大示出。
其中：
图1至5示出在此描述的光电子半导体芯片的实施例的示意图。
具体实施方式
在图1中以示意图示出光电子半导体芯片1的半导体层序列2的结构。在此示出的是沿着半导体层序列2的生长方向G在半导体层序列2中的标志成分的份额x。半导体芯片1在此是用于产生优选黄色或红色光的发光二极管芯片。
半导体层序列2具有n导通的层序列21。与图示不同，n导通的层序列21可以具有多个子层。n导通的层序列21例如基于InAlP。n导通的层序列21的厚度优选至少为1微米或2微米或3微米和/或至多为10微米或7微米或5微米，如也在所有其它实施例中那样。
沿生长方向G，有源区22跟随着n导通的层序列21。有源区22仅高度简化地示出并且优选地包括多个量子阱以及其间插入的势垒层，并且此外优选地也包括用于空穴和电子的势垒层。有源区22基于In1-x-yAlyGaxP。根据发射波长，在此适用于有源区22中的量子阱的是：0.15≤x或0.2≤x和/或x≤0.5或x≤0.4。根据发射波长，适用于有源区域22中的势垒层的是：优选0.15≤x或0.2≤x和/或x≤0.4或x≤0.35。铟含量1-x-y大约为50％，因此为具有优选至多0.1或0.05的公差的0.5。有源区22的厚度例如至少为300nm或100nm和/或最高为1000nm或2000nm。
沿生长方向G，p导通的层序列23紧跟着有源区22。p导通的层序列23的第一层在此由p掺杂的蚀刻标志层24形成。蚀刻标志层24的厚度优选为约300nm。蚀刻标志层24基于In1-x-yAlyGaxP，其中x≈0.05并且y≈0.45。
选择蚀刻标志层24的镓含量x（对应于标志成分），使得一方面相对于有源区22形成有效的载流子势垒并且另一方面在半导体层序列2的蚀刻中在蚀刻标志层24裸露时产生关于标志成分的足够的测量标志。相应地，镓份额是相对小的，以便在有源区22中实现足够的载流子捕获。
沿生长方向G，另外的p层25跟随着蚀刻标志层24。p层25基于InAlP。另外的p层25的厚度是至少局部优选为至少500nm或1000nm或1500nm和/或至多3000nm或2000nm。
p导通的层序列23可以在另外的p层25的背向有源区22的侧上具有附加的、未示出的层，例如为了更好地电接触半导体层序列2。这些附加的层为了简化图示分别未描绘。
在p导通的层序列23上产生蚀刻结构3，也参见图5A中的截面图和图5B中的示意性俯视图。p导通的层序列23上的蚀刻结构在被结构化成岛46的p电极43之间的区域中产生。通过蚀刻结构3并且因此通过沿着生长方向G跟随着蚀刻标志层24的p层25的局部去除，局部地防止电流扩展并且提高辐射耦合输出效率。代替岛46，p电极43也可以与所描绘的不同地被结构化成条带，类似于n电极41。
根据图5A，从半导体层序列2上除去生长衬底。代替于此，用于电接触和机械稳定化的载体6被施加在p导通的半导体层序列23上。被结构化成接片44的n电极41和特别是用于施加未描绘的接合线的电接触面45位于n导通的层序列21上。可选地，在n导通的层序列21上产生粗糙部5。与所示出的不同，为了产生粗糙部5同样可以存在蚀刻标志层。
在图2中示出半导体芯片1的另一实施例。根据图2，与蚀刻标志层24的背向有源区22的侧上的层相同组成的p层25a位于有源区域22和蚀刻标志层24之间。
p层25a、25b因此在制造公差的范围内具有相同的材料组成。由于该位于有源区22和蚀刻标志层24之间的p层25a，可以充分利用朝向有源区22的整个势垒高度，由此能够在有源区22中实现改进的载流子捕获。该p层25a的厚度例如为至少50nm或100nm和/或至多500nm或400nm，优选约300nm。半导体层序列2的如图2中图解的结构也对应于半导体层序列的如图5A中描绘的结构。
因此，与图5A中的图示不同，蚀刻结构3也可以局部透过蚀刻标志层24。同样，在p电极43的接片44之间的区域中，可以完全去除蚀刻标志层24。
在根据图3的实施例中，斜坡层26位于有源区22和蚀刻标志层24之间。在斜坡层26中，Ga份额x沿着生长方向G线性下降。在此，铟含量保持近似恒定，使得斜坡层26中的铝份额沿着生长方向G上升。斜坡层26的厚度例如约为300nm，在斜坡层26中，铝和镓的份额因此相对于蚀刻标志层24变化。
在根据图4的实施例中，在斜坡层26和蚀刻标志层24之间存在位于其间的层25a，类似于根据图2的实施例。
在此描述的发明不受限于借助实施例的描述。更确切地说，本发明包括每个新的特征以及特征的每个组合，这特别是包括在专利权利要求中的特征的每个组合，即使该特征或该组合本身未在专利权利要求或实施例中明确说明。
本专利申请要求德国专利申请102014107385.1的优先权，该德国专利申请的公开内容就此被并入本文。