导读：本文介绍了芯片工艺设计包PDK。
1.什么是PDK
芯片的制造成本极高，并且工艺流程复杂，Fabless很难保证芯片设计和制造的一致性，于是Foundry与EDA(电子设计自动化,ElectronicDesignAutomation)厂商合作，把不同节点的设计规则、仿真模型、技术文件等工艺设计参数打包，Fabless遵循这个工艺包进行相应的芯片设计，在确保了设计和制造的一致性，大大降低芯片制造风险的同时，也加快了产品的迭代周期，这个工艺包慢慢就演变为现在的PDK。
2.PDK的基本构成要素
芯片设计公司在进行产品规划初期就要和Foundry进行对接，确定符合其产品需求的PDK。PDK和特定制程的工艺紧密联系，不同Foundry采用的工艺也千差万别，因此提供的PDK也各有差异，但PDK通常包括DRC、LVS、PEX、PcellLibrary、SpiceModel、DFM等，有的也会包含EMIR(Electro-Migration/IRdrop)。
2.1DRC
DRC(DesignRuleCheck，设计规则检查)，是利用EDA工具将芯片设计版图中的所有几何图形和设计规则中所定义的尺寸、间距、位置关系等进行比较，设计者通过返标工具(RVE等)以高亮形式标记出版图中出错的位置，并依据报错对设计进行修正。如图2.1所示，(a)中layer1的宽度不满足设计规则报错，(b)中layer1与layer2之间距离要求space>=0.3um，当space小于0.3um时候则报错，(c)中layer2包含在layer1里，当包含长度小于0.4um时则报错。
从以上例子可以看出，DRC是验证特定芯片设计是否满足制造工艺设计约束的方法，可以保证设计满足制造的要求进而提升芯片的制造良率。半导体技术从最初的平面工艺发展到现在主流的FinFET(FinField-EffectTransistor，鳍式场效应晶体管)工艺，以及新一代的GAA(GateAllAround，环绕式栅极晶体管)工艺，同时每一代工艺衍生了大量不同的设计平台，各自的设计规则也有所差异，并且随着工艺节点的不断缩小，DRC的数量、检查难度和复杂程度都急剧增加。
2.2LVS
LVS(LayoutVersusSchematic，电路图与版图一致性比较)，是将芯片设计的物理版图(GDS文件)与电路原理图(Schematic文件)中的连接性和各类参数通过EDA工具进行比较，来验证逻辑电路与版图在功能上的一致性。通常LVS检查分为两个步骤，首先对设计的layout版图文件进行参数抽取，生成对应的网表(Spicelist)；然后再与Schematic导出的网表(CDL文件)进行比较，设计者依据两个网表的对比结果进行检验修正。通过LVS验证，能够确保设计原理图与实际版图的功能和参数完全一致，从而提升芯片的制造良率。
如图2.2所示，(a)为NMOS的电路原理图，(b)为NMOS的Layout版图，分别导出CDL文件与抽取Spicelist并进行比较，得到(c)中网表一致的结果，即为通过LVS验证。
2.3PEX
PEX(ParasiticExtraction，寄生参数提取)，所谓寄生参数是指在电子器件或电路中，由于物理特性而产生不必要的电容、电感和电阻，这些参数的存在会影响器件和电路的正常功能，所以对电路进行功能仿真是必要的。电路仿真分为前仿真和后仿真，前仿真是在理想条件下(即没有任何寄生参数)对电路的功能性仿真；后仿真则是针对实际电路进行功能仿真，由于在设计版图中器件本身、器件之间的互连线中存在着大量的寄生参数，如图2.3所示，而且在不同的PVT(Power,Voltage,Temperature)条件下这些寄生参数对电路功能的影响是不同的，为了保证设计的安全性，就需要评估这些寄生参数对电路的影响。
通常PEX需要在不同PVT条件下抽取电路的寄生参数，然后对电路进行后仿真，从而保证设计性能在不同条件下都达到要求。
2.4Pcell
Pcell(Parameterizedcell，参数化单元)，是一种图形化的可编程单元，可以通过在自动化工具中输入参数来产生不同形状和尺寸的可重复使用电路单元。这里提到的参数就是CDF(ComponentDescriptionFormat)参数，能够描述器件的参数及属性，用户可以创建和描述定制器件，如图2.4所示MOS管。
Pcell的产生可以通过两种方法来实现，一是使用VirtuosoGUI界面创建，适合初学者使用；另外一种就是可以通过SKILL语言编写，该方法创建Pcell比较灵活，但对SKILL语言编程能力的要求较高。
由于Pcell所对应的版图设计已经通过物理验证，利用EDA工具快速插入版图数据，可以大大提高设计效率，加快产品的开发速度。
2.5SpiceModel
SpiceModel是PDK中的仿真器件模型，电路设计完成时，将仿真模型参数输入到EDA工具提供的仿真器(Hspice,Specture)中，并与底层Spice(SimulationProgramwithIntegratedCircuitEmphasis，电路仿真软件)进行交互，用于仿真和分析电路的性能。这些模型包括了器件的电气特性，如电阻、电容、电感等，以及它们随电压和电流变化的响应。
在实际电路设计中，需要使用Foundry提供的工艺库模型。在进行网表编写时，必须在器件的描述语句中加上所使用器件的模型名，并通过.lib语句调用工艺库文件，实现仿真功能。如果没有Foundry提供的工艺库模型，那么设计者就需要根据器件信息通过.MODEL语句自定义模型，在仿真过程中Hspice程序就会调用该器件的模型，如图2.5所示。
2.6DFM
DFM(DesignforManufacture，可制造性设计)，目的是优化产品设计，使其更易于制造，并尽可能地减少制造过程中出现问题的可能性，最大程度地提高产品的制造效率、降低成本，同时保证产品质量。
在后端物理验证环节，或者在PDK中，典型的DFM主要是DummyFill，其主要目的是为整个芯片提供均匀的填充密度，以减少工艺过程中的许多问题，例如蚀刻不均匀、化学机械研磨过程中的表面不平整等，避免制造过程中的各种问题来提高芯片良率。
3、PDK在芯片设计各环节的深度应用
通常一个数字芯片的研发过程可以分成需求分析、电路设计、物理布局、电路验证、芯片制造、芯片测试和芯片发布七个步骤，如图3.1所示，PDK的使用贯穿了芯片设计的全流程，在不同阶段起着不同的作用。通过PDK确保了芯片设计和Foundry流片工艺的一致性，降低设计风险的同时，也大大提高了芯片设计的效率。
4.PDK的效率革命-EDA赋能
在早期阶段，PDK主要是针对特定领域或特定产品的基本工具集合，包括一些基本的设计软件和文档。随着集成电路技术的迅速发展，PDK开始变得更加复杂和全面，Foundry和设计公司需要提供更加完善的PDK，用来支持设计工程师在不同工艺节点上进行芯片设计。90年代末到21世纪初进入数字化革命，EDA(ElectronicDesignAutomation，电子自动化设计)工具供应商和Foundry紧密合作，开发了功能更全面、验证效率更高的工具，逐步提高了PDK开发的自动化程度，使得设计和验证变得更加高效和精确。
前面提到，PDK可被视为连接Foundry和Fabless的桥梁，而EDA就是搭建这座桥梁的工具。PDK中的验证文件、仿真文件、技术文件、库文件等基于不同的EDA工具进行开发。目前在半导体行业中应用范围最广，处于主导地位的三大EDA厂商分别是Synopsys、Cadence和SiemensEDA(前身为MentorGraphics)，可用于DRC和LVS开发的EDA工具包括CadencePVS、SynopsysICV以及MentorCalibre，可用于PEX的开发的工具有CadenceQRC、SynopsysStarRC以及CalibrexRC和xACT。
表4.1列出了台积电N2节点在不同环节中采用的EDA工具，从表中可以看出，N2节点中用于PDK开发的EDA工具均来自以上三家公司。
5.PDK的发展现状与未来
回顾PDK的发展历程，可以归结为四个阶段：独立开发、概念形成、标准化和人工智能。
早期芯片的设计和制造主要由几家大公司完成，随着行业的快速发展，独立开发工艺资料的模式越来越局限，于是在设计和制造的紧密合作中逐渐形成了PDK的概念。2000年后，一些行业组织和标准化机构推动了PDK的标准化工作，使得不同Foundry的PDK更加兼容，促进了行业内部的合作和创新。最近几年随着人工智能和机器学习等技术的兴起，对芯片性能、功耗和面积提出了更高的要求，随着先进技术的快速迭代以及市场竞争的不断加剧，PDK未来也将逐步地朝着更加自动化和智能化方向发展。
总的来说，PDK的发展历史可以看作是半导体行业发展的一个缩影，它不断适应着技术和市场的变化，为芯片设计人员提供越来越丰富、可靠的工具和资源。