解决方案是进行更大规模的RF集成，并最后发展成为完全集成的系统级芯片。有些设计人员将模数转换器放到天线中，使射频功能所需总线路板空间为之减少，当半导体集成技术在单个器件中能集成更多功能时，分立器件数目及用来容纳这些器件的线路板空间就都相应减少了。随着业界向系统级芯片集成发展，设计人员还将不断发现新技术，以满足小型无线设备中更高RF复杂性和延长电池寿命这两者之间的矛盾。
RF集成发展现状
RF集成一个重要的发展出现在大约三年以前，当时RF技术和数字基带调制解调器的发展使得在无线手机中用直接下变频接收器替代超外差射频器件成为可能。超外差射频器件使用多级混频器、滤波器和多个电压控制振荡器（VCO），已经很好地应用了多年，但直接变频射频器件的集成度能够大大减少GSMRF总体元件数。在上世纪九十年代后期，一个典型的单频段超外差RF子系统包括PA、天线开关、LDO、小信号RF和VCTCXO，需要大约200个分立器件；今天，我们能够设计一个具有四频段功能的直接变频系统，集成了VCO、VCXO和PLL回路滤波器，而它的元件数却少于50个。
如德州仪器用于GSM的收发器TRF6151（图1），集成在上面的功能包括片上电压调节器、VCO和VCO槽路、PA功率控制、PLL回路滤波器EDGE阻塞器检测、LNA增益分步控制及VCXO。
为获得GSM系统所需的发送器功率控制，PA制造商一般都将这一功能包括在功率放大器模块（PAM）中。功率控制器通常由多达几千个数字CMOS门组成，制作在PAM内一个独立的芯片中，该元件会使PAM的成本增加0.30-0.40美元。把这一功能集成到射频器件中将使GaAsPAM制造商不必采购数字CMOS电路和将它们装入PAM中，对于一个每月生产成千上万产品的OEM来讲，去掉这个多余的元件将大大降低他们的成本。
虽然有了这些集成和设计简化，RF设计工程师依然面临着困难的抉择，其中之一是输入灵敏度和RX功耗。众所周知，低噪声放大器（LNA）设计中所用的电流越大，总体噪声特性就越低。设计工程师必须判定接收器的总功率预算，以及接收器灵敏度水平要求。但是噪声并不随功率减少而减少，事实上正好相反。所以虽然能满足GSM标准规范，设计人员也必须经常问自己，为达到某个灵敏度水平而在功耗上付出代价是否值得。这个问题也说明对设计工程师和IC制造商来讲为什么在整个设计过程中密切配合非常必要，从设计工程师处得到的反馈能够引导IC制造商在开发未来RF产品时更好地为无线业界服务。
向SoC发展
手机射频电子系统集成有几种可行方案。首先，可以使用传统技术在一个相对简单的双极型或BiCMOS工艺中实现一个传统射频架构，最终的射频芯片可以用多芯片封装技术（系统级封装技术）与手机数字逻辑功能组装在一起。虽然这一技术有很多优点，如采用了熟悉的射频设计方法和成熟的工艺和技术，但测试器件高昂的费用和成品率限制使它很难实现商用化。
可以考虑的最后方案是在CMOS中进行射频集成，这一方法也面临相当大的挑战。虽然已经有几种CMOS蜂窝射频设计，但这些设计很大程度是建立在模拟功能上。用CMOS技术来实现模拟混频器、滤波器和放大器是很困难的，而且功耗一般要大于SiGeBiCMOS方案。随着工艺技术的发展，CMOS额定电平越来越低，这使模拟设计更为困难。在开发新工艺早期，器件建模和工艺成熟性一般都不能满足模拟模块设计所需的高精度参数建模要求，不过，最近开发的数字CMOS射频架构使单片CMOS集成变得更有吸引力。
在制造商寻求低成本RF系统级芯片方案时，这些方案也驱动着半导体工业向前发展。尽管每种集成方案都有困难，但射频元件集成能达到如此高的水平确实也令人感到惊讶。克服这些困难将使无线手机设计向前跨越一大步，并为不久将来更大的集成设立了方向。
本文结论
在RF集成方面依然有许多难题。现代手机的每一个射频器件都面临着严格的性能要求，灵敏度要求大约为-106dBm（1毫瓦以下106dB）或更高，而相应的电平只有几个微伏；另外选择性也即有用通道对相邻频段的拒绝能力（通常称为阻塞）应为60dB数量级；此外系统振荡器要求运行在非常低的相噪声下，以防止折叠阻塞能量进入接收频段。由于涉及到非常高的频率和极苛刻的性能要求，射频集成是非常困难的。
处理多频率标准为整个SoC频率带来一个真正的挑战，希望能够减轻带内信号传输产生的激励，向数字射频集成所包括的内容要比将多个射频元件放在一个芯片中多得多，需要有一个硬件共享的新架构。