本发明涉及半导体制造领域，更具体地说，本发明涉及一种MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor，金属-氧化物-半导体场效应晶体管)器件制造方法以及MOSFET器件。
背景技术：
随着MOSFET的关键尺寸的缩小，要求栅长、工作电压、栅氧厚度等都要缩小。但是，为了保证器件的工作速度，工作电压并不能等比例缩小，而是需要以功耗变大为代价。
如传统的SOI(Silicononinsulator，绝缘体上硅)NMOS制程，在栅极图形形成之后，多晶硅栅再氧化(reoxidation)大约10～50埃，修复栅极刻蚀造成的缺陷，淀积氮化硅大约30～100埃，回刻形成偏移侧墙，降低掺杂注入的横向扩散，优化短沟道效应；随后，执行源漏外延区(extension)注入，高温退火；此后，淀积氧化硅大约30～200埃，再淀积氮化硅50～1000埃，回刻形成侧墙；然后，执行源漏注入，高温退火；硅化物生成降低串联电阻。
而且进一步地，随着MOSFET的缩小，尤其是22纳米节点及以下，平面器件已经不能满足设计要求，所以双栅(double-gate)器件、Ω型器件、三栅(triple-gate)器件以及FINFET(鳍式场效应晶体管，FinField-EffectTransistor，FinFET)等三维器件结构成为半导体器件的主流。
以FINFET为例，同样尺寸的晶圆上，FINFET器件的有效宽度可以比平面器件的有效宽度更大。由此，同样尺寸的晶圆上，FINFET器件可以获得更大的有效电流。
现有的FINFET器件的工艺流程步骤包括：1)刻蚀得到鳍结构的图形；2)填充氧化硅、回刻；3)栅氧化层生长；4)多晶硅淀积，并且进行回刻或者化学机械研磨平整化。其中，步骤1)对于刻蚀是一个挑战，高宽高比、接近于90度的直立；同样的步骤2)要求好的填充能力。
因此，希望能够提供一种能够在降低工艺难度的情况下而且在不增大器件面积的基础上提高器件速度的新的技术方案。
技术实现要素：
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在降低工艺难度的情况下而且在不增大器件面积的基础上提高器件速度的MOSFET器件制造方法以及MOSFET器件。
为了实现上述技术目的，根据本发明，提供了一种MOSFET器件制造方法，包括：
第一步骤：执行刻蚀以在衬底上形成MOSFET器件的鳍结构；
第二步骤：在鳍结构上执行栅氧化层生长；
第三步骤：在栅氧化层上形成多晶硅栅极图案。
优选地，在所述MOSFET器件制造方法中，所述MOSFET器件是绝缘体上硅器件。
优选地，在所述MOSFET器件制造方法中，衬底的材料为二氧化硅。
优选地，在所述MOSFET器件制造方法中，所述衬底的厚度介于5nm～60nm之间。
优选地，在所述MOSFET器件制造方法中，第三步骤包括：执行多晶硅淀积，对多晶硅执行平整化处理。
优选地，在所述MOSFET器件制造方法中，所述平整化处理为回刻处理。
优选地，在所述MOSFET器件制造方法中，所述平整化处理为化学机械研磨处理。
为了实现上述技术目的，根据本发明，还提供了一种采用根据所述MOSFET器件制造方法制成的MOSFET器件。
优选地，在所述MOSFET器件中，所述MOSFET器件的器件结构是三维结构。
优选地，在所述MOSFET器件中，所述MOSFET器件的器件有效宽度Weff＝Wfin+2*Hfin+Sfin，其中Wfin是鳍结构的宽度，Hfin是鳍结构的高度，Sfin是两个相邻鳍结构之间的距离。
由此，本发明提供了一种能够在降低工艺难度的情况下而且在不增大器件面积的基础上提高器件速度的MOSFET器件制造方法以及相应的MOSFET器件。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的MOSFET器件制造方法的第一步骤。
图2示意性地示出了根据本发明优选实施例的MOSFET器件制造方法的第二步骤。
图3示意性地示出了根据本发明优选实施例的MOSFET器件制造方法的第三步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图3示意性地示出了根据本发明优选实施例的MOSFET器件制造方法的各个步骤。
具体地，如图1至图3所示，根据本发明优选实施例的MOSFET器件制造方法包括：
第一步骤：执行刻蚀以在衬底100上形成MOSFET器件的鳍结构200；
优选地，所述MOSFET器件是绝缘体上硅器件。例如，衬底100的材料为二氧化硅。优选地，衬底100的厚度介于5nm～60nm之间。
第二步骤：在鳍结构200上执行栅氧化层300生长；
第三步骤：在栅氧化层300上形成多晶硅栅极图案400。
例如，第三步骤包括：执行多晶硅淀积，对多晶硅执行平整化处理。而且，例如，所述平整化处理为回刻处理或者化学机械研磨处理。
通过上述根据本发明优选实施例的MOSFET器件制造方法得到的器件结构是三维结构。
最终得到的MOSFET器件如图3所示。
具体地，如图3所示，根据本发明优选实施例的MOSFET器件的器件有效宽度Weff＝Wfin+2*Hfin+Sfin，其中Wfin是鳍结构200的宽度，Hfin是鳍结构200的高度，Sfin是两个相邻鳍结构200之间的距离。由于Sfin是器件的一部分，不需要为了得到更好地器件性能而缩小Sfin，降低了刻蚀的难度，而且不需要氧化物填充在栅对沟道逐渐失去控制的部分。
如图3所示，整个器件建立在SOI衬底上，每一个鳍结构上的器件的有效宽度Weff＝Wfin+2*Hfin+Sfin，相对于现在的器件结构，鳍结构高度Hfin代替鳍结构内外高度差，即在保证器件尺寸的基础上降低了工艺难度；而且由于Sfin也是器件宽度的组成部分，所以在相同的晶圆尺寸上，可以获得更大的有效电流。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个元素”的引述意味着对一个或多个元素的引述，并且包括本领域技术人员已知的它的等价物。类似地，作为另一示例，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。