2023年3月10日，芯德科技在业界推出了“CAPiC晶粒及先进封装技术平台发布会”，芯德科技把多种扇出型封装技术进行了全方位的技术规划，从而为客户带来更多的封装技术选择。CAPiC,全称为ChipletandAdvancedPackageintegrationCenter,这里面包括6种封装技术规划集成电路领域核心的应用包括HPC-高性能运算、AI-人工智能、BD-大数据等的算力的急剧要求对集成电路高端封装也起到了进一步的核心推进本文先对这六种技术进行了技术解释，然后着重对FOCT-R即FANOUT-ConnectedTech-RDL进行全面的技术背景分析，最后阐述了FOCT-R为客户带来的更多的技术方案选择。
lYole,AdvancedPackageMarketMonitor,2022/Q2Data
芯德科技全面布局这些高技术含量的高端封装领域，包括LDFO（CoreFO）,HDFO,UHDFO等核心范畴。在HDFO/UHDFO方面，公司在2023/4月份拿到了第一份工程研发批次的设计以及加工合同，为一家HPC客户提供超高密度的扇出型封装技术开发以及样品制作，目前该项目已经完成了设计以及电性仿真工作；在产业化方面，芯德科技预期在2024能够实现HDFO/UHDFO等技术的全面产业化工作，达成实际的销售产值。另外在LDFO方面，公司已经实现了规模化量产，产品应用包括射频芯片、毫米波雷达芯片、毫米波高清传输芯片、音频解码芯片、EEPROM&LENSDriver芯片、PMIC电源管理芯片等等，2023年总计出货量超过4000万颗，特别的是，公司自主研发的拥有核心专利的超薄型WaferlevelFanout即QFN-Like技术，实现了0.23厚度四方平面封装外形，得到了数家设计公司的技术认可，已经进入了产业化阶段，全面进入市场。
芯德科技这次的技术规划里面，涵盖了包括RDL-OrganicBaseInterposer、Glass-Interposer、Silicon-Interposer三种核心的转接板解决方案；还包括了RDLBase和SiliconBase的嵌入式解决方案；同时，适用于电源类和毫米波类产品的低IO扇出型封装解决方案也在其中。接下来简述这6种解决方案：
(一)FOCT-R（FanoutConnectedTech-RDL），主要应用在数据中心，服务器CPU，推算AI,IOT芯片，实现了同质，异质芯片间的互连，可以整合两种具有不同特点的基板：高层数的基板，更精密的再布线转接板（RDLInterposer），可以进一步实现更大的2.5D封装，并降低基板层数。使用再布线和凸块技术，实现最小2μm的线宽，2um线间距的布线。同时，芯德科技推出单芯片FOCT-R技术，采用Interposer来有效降低基板的制造层数。
(二)FOCT-S(FanoutConnectedTech-S),专用于需要高性能和大面积封装技术的高性能计算（HPC）、人工智能（AI）、数据中心和网络产品等领域，使用硅转接板（SiInterposer），可以实现更高精度（<1um线宽和间距）的再布线层，实现更高密度的连接，提供更高性能，充分发挥2.5D封装的优势和特点eWLB-M,主要应用于中、大颗芯片的扇出型封装,封装尺寸能够在8x8~15x15mm左右，使用再布线和凸块技术，可以直接连接芯片与芯片，减少厚度，减少连接损耗，降低成本，高性价比，可应用于毫米波，射频和无线芯片的封装，处理器和基带芯片封装；
(三)SETiS/RETiS（SiliconEmbeddedTechinSubstrate/RDLEmbeddedTechinSubstrate）,嵌入式多芯片互连桥接，可以实现异质和同质芯片的互联，成本更低，实现包括CPU、图形卡、内存、IO及其它多个芯片间的通信，通过将再布线层转接板（RDLInterposer）嵌入到基板中可以实现在不增加封装厚度的前提下，提高芯片间的通信效率，降低损耗，降低基板设计难度和层数。
(四)TMV-POP,主要应用在高算力的封装，通过将再布线转接板将同质或者异质芯片进行互联后并通过高铜柱和塑封料的将互联部分引入封装体的背面并进行引出凸点，进行再次与另一封装体进行互联，在不增加封装平面尺寸的前提下，实现封装体与封装体的互联，提供性能，并充分发挥不同封装体的优势。
(五)TGV-POP,主要应用在射频类的芯片封装，具有高密度、低翘曲（CTEmatch）、高可靠性、低损耗因子、低芯片偏移、低翘曲等优点，该封装利用玻璃绝缘体材料，使得衬底损耗和寄生效应大大减小，保证了传输信号的完整性，在玻璃上进行再布线，转移凸点并在此基础上，芯片与芯片间的封装互联，充分满足高频信号传输的需求；
(六)eWLB-F&eWLB-M,主要应用于小颗芯片的扇出型封装,封装尺寸能够在0.6x0.6~15X15mm左右，使用精细化的ABF膜以及晶圆级的模封方案，再布线和凸块技术，将芯片进行最高效的封装和保护，也可以多颗芯片互联，实现最小封装尺寸，降低成本，高性价比，可用于模拟芯片，音频播放，电压保护的等芯片，该方案可以有效取代部分的基板制造需求，实现从FCCSP到FANOUT-CSP的转化。
对于FOCT-R的技术，该文将从技术背景、行业发展情况、芯德科技的核心方案等几个方面进行全方位的阐述，以方便广大先进封装从业人员的深度理解以及客户端的设计采用等等。在这里面，我们又会提及到摩尔定律，大家知道，美国英特尔公司是有诺伊斯，戈登·摩尔，安迪·格鲁夫三位科学家创立，而业界熟知的摩尔定律就是由戈登·摩尔提出，核心原文是：“Thenumberoftransistorsincorporatedinachipwillapproximatelydoubleevery24moths；Itmayprovetobemoreeconomicaltobuildlargesystemsoutofsmallerfunctionswhichareseparatelypackagedandinterconnected，大家熟知的内容为：集成电路上可以容纳的晶体管数目在大约每经过18个月到24个月便会增加一倍。换言之，处理器的性能大约每两年翻一倍，同时价格不变，即单个晶体管的价格下降为之前的一半；摩尔定律的后半部分，直到最近几年才被人理解，意思是大的芯片系统为在发展到一定程度后，把核心模块分开并且通过封装的形式来实现会是一种比较经济可行的方式。
在芯片发展到28nm制程能力之后，集成电路产业界遇到了一些核心的问题，这里面包括技术瓶颈以及成本方面的瓶颈，这些瓶颈的出现推动了先进封装技术的进一步的发展。
第一个技术瓶颈：超高先进的晶圆制程带来了更高的晶体管密度，实现了超小间距超高密度IO的晶圆制作；原来的封装技术无法满足客户对于更到IO的产品需求。业界原来主要通过WireBond和FlipChip两种封装技术来实现芯片功能与周围环境系统的互连，如下图1&2所示，
图1FlipChip&WireBondAssembly图2IOPatternDesignforFC&WB
在传统的FC制程中，芯片IOPitch也就是对应的凸块Pitch的工艺能力在110~200um能力范围之类，以5X5DieSize为范例，IO的数量最多在1220PinCount,这种110~200um的Pitch受制于三个方面的制程：晶圆本身的制造能力、凸块制程能力、后道有机基板的制造能力。随着近几年技术的发展，晶圆制程以及凸块制程已经得到了极度的改善，Pitch已经可以完成最小30~45um的制程能力。核心的问题集中在有机基板上，现有的基板制造能力无法满足~40umPitch的芯片IO输出设计，如图3所示。
图3传统FCIOcount&先进制程超高IOcount遇到的封装挑战
第二技术瓶颈，由于芯片尺寸变大带来的晶圆工艺良率限制和影响越来越明显，这里面包括两个方面，一是晶圆制造制程本身带来的良率损失，在大芯片的制程中，良率损失非常的明显；二是由于芯片尺寸变大，Layout造成晶圆周边的无效空间变大造成的损失。2011年，Xilinx开发了Virtex-7HTFamily服务器芯片，采用技术TSMC，28nm,SOCDesign,FCBGAPackage.TSMC当时遇到了巨大的良率问题，因为芯片尺寸过大，良率在52%水准。2012年，Xilinx改变了设计方案：TSMC，28nm,CHIPLETDesign,into4CHIPLETS&TSMC,CoWoS-SPKG,TSVRDLPitch0.4um，采用65nmSiliconInterposer技术；2013年10月，Xilinx&TSMCAnnouncement:出货了世界首颗量产的异质封装PKG芯片，打开了2.5D封装的技术先河。对于良率的影响的理解，具体的可以参考如下的图示
图4大芯片尺寸带来的良率影响VS分割小芯片带来的影响；Virtex-7HTfamily多芯片互联芯片
另外，对于成本方面的瓶颈这个也是非常的明显，主要表现在超先进制程开发的成本以及制造成本非常巨大，造成本身超先进制程产能严重受限，以及设计公司NPI的成本超高。以16纳米制程为分水岭来看，开发16纳米制程的新品成本在1.1亿美金数量级，到了5nm制程，NPI的流片成本包括软件以及硬件成本在5.5亿美金，一般设计公司需要巨大财务支持才能推进。
图5不同晶圆节点制程的研发以及流片成本
在这些技术和经济瓶颈的双重影响下，芯德科技研发团队推出FOCT-R的技术，为客户全面解决这些问题提供了方案，这里面包括单芯片的超高密度扇出、异质结构的多芯片超高密度扇出型互联、同质结构的多芯片超高密度扇出型互联封装技术。
第一种技术方案：FOCT-R-SingleChipHighdensityfanout技术，该技术的核心是interposer-转接板的设计以及工艺制作，芯德采用的晶圆级工艺来实现超高密度的转接板制作，从而实现了Pitch35~40umFC到110umpitchInterposer上，然后再通过多制程后FC到传统的1mmPitch有机载板上面。该方案解决了核心技术瓶颈问题的同时，也有效的降低了底层有机载板的设计以及工艺制造难度。芯德科技已经和数个客户展开了产品评估以及前期的设计工作，核心技术数据：Chipsize:8X8mm,MicroBumppitch:40um,IO:~18000,Interposer:8layerswith4P/4Mdesign,MinRDLW/S:4um,C4BumpPitch:110um,Substrate:4-2-4layerswiththickness,OSPpad,1mmBGABallpitch；产品应用为业界需求比较强劲的HPC-HighPerformanceComputing芯片的应用。
图6CoreConcept:JSSI-FOCT-RSingleChipHighdensityfanout
第二种技术方案：FOCT-R-HomogeneousChipsHighDensityFanoutIntegration/同质芯片超高密度扇出型互联技术,该技术可以将相同制程的高密度芯片帮助实现超高密度的互联，从而实现客户对于PPA-Power，Performance，Area的高要求。芯德科技已经和国内外数家客户展开了产品设计仿真、Interposer工艺流程制定、样品制作以及测试等核心工作。
图7CoreConcept:FOCT-R-HomogeneousChipsHighDensityFanoutIntegration
第三种技术方案，FOCT-R-HeterogeneousChipsHighDensityFanoutIntegration/异质芯片超高密度扇出型互联技术，该技术典型的应用为GPU/CPU等核心数字芯片和HBM-HighBrandMemory芯片的互联技术，该技术芯德科技全面开始联合国内领先的GPU厂商开始TestChip的设计与开发，计划采用的结构为：1coreGPUChiptoconnectwith4HBMChip,其中关键的Interposer的设计规范已经打通，有机会成为国内首家完成真正的异质结构互联封装技术的高端封装公司。
图8CoreConcept:HeterogeneousChipsHighDensityFanoutIntegration/异质芯片超高密度扇出型互联
图7NVIDIAA100Chip&MotherBoardActualphoto;Productcoredatasheet
A100芯片BGAfinalPKGsize在55X55mm,Interposer的设计尺寸在43X37mm,在Interposer上集成了7颗芯片；中间最大一颗是TSMC-12inch/FINFET/18metallayers/7nm工艺,芯片尺寸Diearea:826.88mm2，(32.3x25.6mm)，64chipsperwafer；其余的5颗是HBMChip，另外一颗是DummyChip用来平衡系统的热应力等因素。
整个A100的核心链条包括TSMC-FAB，Samsung-HBMStack,IBIDENABFsubstrate,以及TSMC-2.5DPKG解决方案，从芯片7nm制程到基板的制造，都是业界非常值得学习和研究的一颗核心芯片。
A100芯片采用的是COWOS-S的制程技术，代表了在拥有了FABTS核心工艺的情况下，业内目前量产较多的技术应用，但现阶段该技术因为成本、良率、交期、产能等诸多原因，目前只有国际上为数不多的厂商在使用该技术做产业化的推进；作者曾经和国内某一线GPU厂商进行过技术分析以及供应链商讨，COWOS-S的封装交期在3个月以上，给设计公司在整个项目推进上带来了较多的挑战；正如大家所知，TSMC近来推出来的COWOS-R即通过制作RDL有机载板的技术路线也是一种尝试。
芯德科技FOCT-R互联技术旨在帮助客户提供一种新的解决方案，从而实现超高密度的芯片互联技术；当然FOCT-R和CoWoS-S相比，CoWoS-S有他的技术优势，因为COWOS-S的SiliconInterposer是在WaferFAB制程中完成，所以有些被动元器件IPD-IntegratedPassiveDevice集成在Interposer里面，这样就不用在基板上再进行被动元器件的贴装。目前我们正和客户设计团队对齐FOCT-R的技术方案，我们采用的是在BGA基板上进行诸如电容器件的贴装等工作。
芯德科技全方面的CAPiC技术平台解决方案为客户带来更多的选择，已经有多个国内外客户导入FOCT-R的技术，目前处于产品设计阶段，产业化的趋势和机会值得期待。其他的技术平台比如eWLB-F&eWLB-M等都已经实现了产业化的推进，TGV的技术开发已经和业界专家行了战略合作关系，全面推进在射频应用领域的合作与推进。
客户端的解决方案方面，芯德科技的FOCT-R技术业界推广已经取得了很大的突破，对于同质结构的互联技术，芯德已经和3家客户开始实际项目的推进，其中采用TSMC-5nm双芯片同质互联的项目即将在2023/5开始正式启动；异质互联方面，芯德科技和一线GPU厂商在展开同步的设计工作，计划采用1GPU+4HBM的方案来进行NPI的设计以及产业化推进工作。）
感谢：江苏芯德半导体科技有限公司副总经理龙欣江
东南大学微电子学院专家教授
南京师范大学电气与自动化工程学院射频领域专家教授
芯德科技：扬州晶圆级芯粒先进封装基地项目封顶
芯德半导体完成6亿元融资，持续助力CHIPLET等高端封测领域布局
【IPO一线】深交所：终止对芯德科技创业板IPO审核
芯德科技先进封装技术研究院成立
半导体先进封测技术公司——江苏芯德科技完成超十亿融资
继华天科技之后，南京浦口芯德科技高端封装项目竣工投产
【头条】美国或对华实施新出口禁令涉200家中国芯片商
38分钟前
【IPO】杰理科技已完成IPO辅导拟登陆北交所
【增资】寒武纪拟向上海子公司增资2亿元，推进募投项目实施