在从4G到5G的演进过程中，射频器件的复杂性逐渐增加，产品在设计、工艺、材料等方面也发生了逐步的变化。同时，射频前端面临功耗、尺寸、天线数量、芯片设计、温度漂移、信号干扰、不同类型信号和谐共存等诸多技术挑战。如何解决这些问题是当今工业和射频器件创新的重点。随着半导体材料的发展，通过替代Si、GaAs、GaN等RF材料以及陶瓷、玻璃等封装基板材料，提高功耗、效率、发热、尺寸等当然很重要。用于开发射频设备。革新。但除了材料创新，射频器件还有哪些创新方式？
制造工艺
目前，射频器件涉及的主要工艺为GaAs、SOI、CMOS、SiGe等。
GaAs生产方式和传统的硅晶圆生产方式大不相同，GaAs需要采用磊晶技术制造，这种磊晶圆的直径通常为4-6英寸，比硅晶圆的12英寸要小得多。磊晶圆需要特殊的机台，同时砷化镓原材料成本高出硅很多，最终导致GaAs成品IC成本比较高；
SOI：SOI工艺的优势在于可集成逻辑与控制功能，不需要额外的控制芯片；
CMOS：CMOS工艺的优势在于可以将射频、基频与存储器等组件合而为一的高整合度，并同时降低组件成本；
SiGe：近年来，SiGe已成了最被重视的无线通信IC制程技术之一。依材料特性来看，SiGe高频特性良好，材料安全性佳，导热性好，而且制程成熟、整合度高，具成本较低的优势。SiGe既拥有硅工艺的集成度、良率和成本优势，又具备第3到第5类半导体(如砷化镓(GaAs)和磷化铟(InP)在速度方面的优点。只要增加金属和介质叠层来降低寄生电容和电感，就可以采用SiGe半导体技术集成高质量无源部件。
SiGe工艺几乎能够与硅半导体超大规模集成电路中的所有新工艺技术兼容，是未来的趋势。不过SiGe要想取代砷化镓的地位还需要继续在击穿电压、截止频率、功率等方面继续努力。
射频PA采用的工艺分别是GaAs、SOI、CMOS和SiGe；射频开关采用SOI、GaAs工艺；LTELNA采用的工艺多为SOI、CMOS。
进入5G时代，Sub-6GHz和毫米波阶段各射频元器件的材料和技术可能会有所变化。SOI有可能成为重要技术，具有制作多种元器件的潜力，同时后续有利于集成。
格芯ChaojingLi和RandyWolf讨论了低噪音放大器（LNA）理论以及在6GHz以下的应用（GPS，蜂窝网络，Wi-Fi）使用RF-SOI和SiGe技术规格的设计考虑。两位演讲专家来自于较早前被收购的IBMMicroelectronics，Randy擅长于高速加重器、数字功率检测、PA及DataConverter,还包括各类无线应用上的开关，LNA,PA,负压电苛泵及逻辑控制.拥有22项专利和布鲁塞尔大学本科及MIT硕士学历;Chaojing有设计LNA,PA,Switchers,VCO,PowerDividers,Couplers,PowerDetectors,PhaseShifters,Mixers,Sub-GforWLANandSatliteapplication,发表学术论文20篇并拥有四川大学本科和克雷顿大学博士学历。
本次网络研讨会涵盖的主题将包括：
＋典型的6GHz以下应用（GPS，蜂窝网络，Wi-Fi）和规格
＋基本的LNA理论
＋LNA的设计注意事项：
－将LNA移动到前端模块的优点
－GPS，蜂窝网络和Wi-Fi应用的设计权衡和技术考虑
－RF-SOI和SiGe在LNA中的性能
扩展阅读
如何理解/偏置cascode
电流镜作用：复制电流、有源负载...
电流镜参数：电流匹配、输出阻抗、输出电压范围、电源抑制比。
比较常用的是cascode
cascode电流镜的电流源精度主要由M1和M3的匹配程度决定，而与M2和M4的匹配程度关系不大，所以:
在版图上需要好好匹配的是M1和M3，而不是M2与M4。
同样的在根据PDK中的“mismatchreport”中提供的sigma计算W/L的时候，也是计算M1和M3的面积。
现在解释一下为什么cascode的反馈结构近似是"电流—电压负反馈"
↘Vt增大，输入电流增大
↘Vb1电压固定，所以增大的是VA
↘VA=Iout*ro1(采样输出电流Iout,转换成电压VA)
↘而A点又是跨导放大器M2的反向输入端
↘VA增大，Vb2不变，VGS2减小
↘VGS2减小，Iout减小
以上过程采样输出电流，反馈到跨导放大器反向输入端,与Vb2相减(做电压相加减)，减小电流。所以勉强可以认为cascode是一个“电流-电压负反馈”结构。那么根据电流电压反馈对输出阻抗的影响，最初阻抗是ro1被放大了(1+gm2ro2)倍：
Rout=ro1*(1+gm2ro2)
≈gm2*ro2*ro1
与通过小信号电路"严密"计算的结果对比：
Rout=(1+gm2·ro2)ro1+ro2
可以看两个结果基本一致.
下图是我以前看Razavi的时候整理的反馈类型对阻抗影响的结论，可供参考。显然M2和M4在环路中提供了主要增益，所以M2和M4在这里提供的是增益。
也就是说：如果非得说M2和M4的也影响电流镜精度，那影响点就在他们的本征增益(gm·ro)，M2和M4在这种结构中体现的是运放的角色，他们的W/L越大，电流镜越“硬”，也就是输出阻抗越大。
用电阻偏置
为了M2和M4饱和：
VB-VC≥Vt2
也就是：
IR≤Vt2
为了M1和M3在饱和区：
VC≥VB-Vt1+Vov2+Vt2
VC≥Vov2+(Vt2-Vt1)
结论：
Vov2+(Vt2-Vt1)≤IR≤Vt2
以上利用电阻的偏置方法中，电阻的阻值受工艺的影响较大，还有就是消耗电压
用MOS代替电阻
类比使用电阻偏置的情况可以得知：
Vov2 如果M5在饱和区，且尺寸又小，所以一定可以实现Vov2 类比电阻偏置还有一个条件是,VDS5 用第三路偏置 类比方法2的计算过程，同样适用于方法3，所以将M5和M6合并成一个管子，所以M7的尺寸应该比M1小4倍，但是方法三的缺点是多了一路电流，优点是不消耗电压空间。 本文主要写了cascode的提高阻抗的原因，以及三种偏置办法。 咨询热线：0755-83044319手机：13922884048贺总 投诉热线：0755-23615795 传真/FAX：0755-28190060 地址：深圳市龙岗区坂田街道万科城社区百瑞达大厦A栋20层2010室